Рисунок 12.4 - 3-разрядный АЦП параллельного типа Существенное уменьшение tap удается получить в АЦП параллельного типа. Его структурная схема приведена на рисунке 12.5. Здесь входная аналоговая величина U0 с выхода схемы ВХ сравнивается с помощью 2" - 1 компараторов с 2"-1 эталонными уровнями, образованными делителями из резисторов равного сопротивления. При этом срабатывают m младших компараторов, образующих на выходах схем «И-НЕ» нормальный единичный код, затем который с помощью специального дешифратора ДШ преобразуется в двоичный выходной сигнал. Погрешность АЦП определяется неточностью и нестабильностью эталонного напряжения, резистивного делителя и погрешностями компараторов. Значительную роль могут играть входные токи компараторов, если делитель недостаточно низкоомный. Время преобразования складывается из следующих составляющих: Цір = W ^ Ц к ' 3 ' t.i.ci > где - Время задержки логических схем; t3,K - время задержки, вносимое компаратором; tex - время, необходимое для фиксации Ubx схемой ВХ. При использовании компараторов со стробированием АЦП может быть без схемы ВХ. При этом он обеспечивает наибольшее быстродействие по сравнению с любыми другими АЦП. 100
RkJQdWJsaXNoZXIy MTExODQxMg==