выходном сигнале. Строки, содержащие в выходном сигнале логический 0 в построении схемы не участвуют. Каждая строка, содержащая в выходном сигнале логическую «1», реализуется схемой логического «И>> с количеством входов, совпадающим с количеством входных сигналов в таблице истинности. Входные сигналы, описанные в таблице истинности логической «1» подаются на вход этой схемы непосредственно, а входные сигналы, описанные в таблице истинности логическим «О» подаются на вход через иверторы. Объединение сигналов с выходов схем, реализующих отдельные строки таблицы истинности, производится при помощи схемы логического ИЛИ. Количество входов в этой схеме определяется количеством строк в таблице истинности, в которых в выходном сигнале присутствует логическая «1». Рассмотрим конкретный пример. Пусть необходимо реализовать таблицу истинности, приведенную на рисунке 2.1: В х о д ы В ы х о д ы Ь О ы Ьт2 Һ З O u tO O u t l 0 0 0 0 0 0 0 0 0 1 1 Cl 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 Cl о г г 1 _L q . . 1 , . 0 . . - J . 0 1 1 0 1 0 0 1 1 1 0 0 1 0 0 0 0 0 л _ „ п 0 ^ 0 ... 1 _ „ Q . . „ 1 1 6 1 0 0 0 1 0 1 1 0 0 1 1 0 0 1 Cl 1 1 0 1 0 0 1 1 1 0 0 Cl . . . Һ , , Д - . л . . Рисунок 2.1 - Произвольная таблица истинности.
RkJQdWJsaXNoZXIy MTExODQxMg==