М я о іи ж м ^ ЧИКЛ ---------------------------------------------- JJ1 Ш ------------- ------------------^ М ) {Выборка кода старш им ) (Чтение иа памяти) (Запись в память) Ц и д а«оы еңдц ----------- --------- Рисунок 9.3 - Подробная схема базового цикла процессора Z80 Шина данных у 8080 и у Z80 была 8-битной, что соответствовало размерности регистров общего назначения, в которых хранились числа, предназначенные для обработки. На рисунке 9.4 показана схема самой элементарной системы на основе процессора Z80. Система в целом довольно простая: сам процессор Z80, генератор электропитания +5 В, модуль память ROM с «прошитыми» процедурами BIOS емкостью 8 кбит, чип Z80- РЮ (параллельные каналы ввода / вывода), через который к системе можно подключать периферийные устройства. Наличие модулей RAM совсем не обязательно. Обмен данными внутри системы производился через 8-битную адресную шину. Адрес из процессора в память посылался по 16- битной адресной шине. Причем с модулем ROM процессор был соединен только десятью адресными линиями, и, как следствие, максимальный объем ROM равнялся 1 кбайт (2 в 10-й степени, то есть 1024 бит). При чтении ячеек памяти ROM весь байт из ROM целиком передавался на шину данных. А вот работа с RAM осуществлялась по-другому. В архитекгуре Z80 еще хорошо видно наследие процессора Intel 4004, который, напомню, имел 4-разрядную шину данных. Видимо, для упрощения разработки эта схема была сохранена и при проектировании Intel 8008, а оттуда перекочевала в Intel 8080 и Z80. Соответственно, байт хранился в двух чипах памяти «разрезанным» на два блока по 4 бита. При чтении / записи линии шины данных D0-D3 несли младшие 4 бита, а линии D4-D7 — старшие 4 бита, что в целом и составляло один байт.
RkJQdWJsaXNoZXIy MTExODQxMg==