Рисунок 6.15 - Схема синхронного триггера на схемах "И" SТ Q с R d Рисунок 6.16 - Обозначение синхронного триггера на принципиальных схемах В приведенной схеме для записи логического 0 и логической 1 требуются разные входы, что не всегда удобно. Поэтому для запоминания дискретной информации применяются D триггеры. Схема такого триггера приведена на рисунке 6, а обозначение на принципиальных схемах на рисунке 6.17. D С ЧВЧЕ Q— Рисунок 6.17 - Схема D триггера (защелки) ID С Q — 0 1 - Рисунок 6.18 - Обозначение D триггера (защелки) на принципиальных схемах
RkJQdWJsaXNoZXIy MTExODQxMg==